2014年我國集成電路設(shè)計(jì)行業(yè)技術(shù)水平和發(fā)展趨勢分析

中國產(chǎn)業(yè)研究報(bào)告網(wǎng)訊：

    （1）行業(yè)技術(shù)水平 

    隨著我國集成電路設(shè)計(jì)水平的不斷進(jìn)步，設(shè)計(jì)能力不斷提升。我國設(shè)計(jì)工藝水平小于等于0.5μm的企業(yè)比例已超過60%，其中設(shè)計(jì)工藝水平在0.18μm以下的企業(yè)占較大比例，少數(shù)企業(yè)設(shè)計(jì)工藝水平已經(jīng)達(dá)到65nm的先進(jìn)水平，未來將向45nm邁進(jìn)。 

    （2）行業(yè)技術(shù)發(fā)展趨勢 

    ①SoC技術(shù)是未來發(fā)展趨勢 

    集成電路設(shè)計(jì)制造技術(shù)的快速發(fā)展，使得將嵌入式系統(tǒng)的大部分功能集成到一顆芯片上成為可能，即可在單個(gè)芯片上實(shí)現(xiàn)數(shù)據(jù)的采集、轉(zhuǎn)換、存儲(chǔ)、處理和輸入輸出（I/O）等多種功能，從而形成SoC芯片。 

    內(nèi)容選自產(chǎn)業(yè)研究報(bào)告網(wǎng)發(fā)布的《2014-2018年中國集成電路市場運(yùn)營態(tài)勢與投資前景咨詢報(bào)告》 

    進(jìn)入21世紀(jì)，由于計(jì)算機(jī)、網(wǎng)絡(luò)通訊和消費(fèi)電子等技術(shù)的加速融合，對(duì)CPU芯片的性能、功耗、集成度、開發(fā)時(shí)間、生命周期等提出了愈來愈高的要求，使得集成電路行業(yè)向超大規(guī)模集成電路發(fā)展，尤其是EDA工具技術(shù)的飛速發(fā)展以及第三方獨(dú)立IP核的大量涌現(xiàn)，集成電路設(shè)計(jì)開始以IP核為基礎(chǔ)進(jìn)行SoC設(shè)計(jì)。IP核是一種預(yù)先設(shè)計(jì)好的甚至已經(jīng)過驗(yàn)證的具有某種確定功能的集成電路，CPU內(nèi)核就是IP核的一種。IP核本身通常經(jīng)過成功驗(yàn)證，可供用戶直接進(jìn)行集成設(shè)計(jì)�；�于IP核的SoC設(shè)計(jì)方法的采用，使得超大規(guī)模集成電路的設(shè)計(jì)成為可能，芯片產(chǎn)品的性能、集成度和復(fù)雜度等都可以大幅度提高，產(chǎn)品研發(fā)周期進(jìn)一步縮短。SoC設(shè)計(jì)方法具有諸多優(yōu)勢，已受到越來越多的集成電路設(shè)計(jì)企業(yè)的青睞，是未來集成電路設(shè)計(jì)的發(fā)展方向。 

    ②更加注重低功耗設(shè)計(jì) 

    當(dāng)集成電路設(shè)計(jì)線寬進(jìn)入90nm后，漏電流問題日益凸現(xiàn)，功耗管理開始成為一個(gè)重要的考慮因素，這種情況在65nm與45nm以下將更為嚴(yán)重。因?yàn)楣に嚬?jié)點(diǎn)的不斷縮減導(dǎo)致柵極氧化層厚度越來越薄，柵極泄漏呈指數(shù)增長，最終出現(xiàn)漏電流現(xiàn)象。這迫使集成電路必須從設(shè)計(jì)之初就開始采用低功耗設(shè)計(jì)技術(shù)。 

    社會(huì)不斷倡導(dǎo)的綠色、環(huán)保、低碳等理念，也使得低功耗技術(shù)成為集成電路設(shè)計(jì)中普遍的關(guān)注點(diǎn)。特別是便攜式電子產(chǎn)品，對(duì)電池的體積和質(zhì)量都有約束，隨著CPU主頻和集成度的提高，功耗和電池續(xù)航時(shí)間的矛盾日益突出，對(duì)降低CPU芯片功耗的要求更加凸顯。降低CPU芯片能耗可有效延長電池壽命，降低用戶充電或更換電池的頻率，不但滿足消費(fèi)者對(duì)設(shè)備續(xù)航時(shí)間的要求，也符合綠色、環(huán)保、低碳理念。因此，低功耗設(shè)計(jì)將會(huì)是未來集成電路設(shè)計(jì)的主要發(fā)展方向之一。